

1388877 A 1

(50 4 G 06 F 12/00


ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТИРЫТИЙ

# ОПИСАНИЕ ИЗОБРЕТЕНИЯ


Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

- (21) 4119339/24-24
- (22) 16.09.86
- (46) 15.04.88. 5mm, 6 14
- (71) Таганрогский радиотехнический институт им. В.Д.Калыыкова
- (72) Н.Г.Пархоменко, В.Ю.Позбенев и А.И.Купровский
- (53) 681.325 (088.8)
- (56) Авторское спилетельство СССР № 999058, кл. G 06 F 13/06, 1983.
- Алторское свилетельство СССР № 1024926, кл. G 06 F 13/00, 1983.
- Апторское съидетельство СССР № 1198565, кл. С 11 С 8/00. 1985. (34) УСТРОЙСТВО ЛЛЯ АПРЕСАЦИИ БЛОКОВ ПАМЯТИ

(57) Изобретение относится к вычислительной технике и ножет быть истви вомоло импередия вии онвоечиои ияти в системе памяти. Целью изобретення янияется упромение устройства и повышение належности его работы за скет исключения тактируеных элементоя. Устройство для адресации блоков памяти солоржит переключатели 1-6, регистр 5 адреса, дешифратор 6 адреса, элементы ИЛИ 7-9, элементы коммутации 10, 11. В устройстве ј-у алресу ображения булет всегда срответстволать ј-я блок памяти из числа неоткличенных и незанятых блоков памяти. 3 ил.



" 1388877 A



Редактор Е.Копча Текрел А.Кравчук Корректор С.Черии

Заказ 1581/50 Тираж 704 Подписное
ВІВЕЛІИ Государственного комитета СССР
по делам изобретення и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектиая, 4

Изобретение отпосится к вычислительной технике и может быть использовано гим адресации блоков ламяти и системе памяти.

Пелью изобретения является упрочение устройства и повышение належности его работы за счет неключения гактируемых элементов.

На фиг.1 представлена функциональная схема устройства для случая четырех блоков памяти; на фиг.2 и 3 - примеры реализации первого и второго элементов коммутации.

Устройство для апресации блоков намяти содержит переключателя 1-4, регистр 5 апреса, делифратор 6 ал-геса, элементы ИЛИ 7-9, первыя 10 и второй 11 элементы коммутации и имеет вход 12 апреса и виколы 13-16 устройства.

Устройство работает следующим об-

Элемент 10 коммутоции: (фиг. 2) реализует могические функции K=GH, L=H, где G, H, K, L= сигналы на исряюм, втором вхолах и леряом, втором вхолах и леряом, втором вихолах состяётственно. Элемент 11 коммутации (фиг. 3) реализует лотические функции D=ABC,  $E=B\overline{C}$ ,  $F=B\overline{C}$ , где A, C, B, D, F= сигналы на первом, втором, третьем вхолах и леряом, втором, третьем вхолах состветственно.

Сразу же после подачи питания начинается севис распреценения доляти и матрице элемектоя 10 и 11 коммутации в соответствии с сигналами переилючателей 1-4. Сигнал высокого уровил (ВУ) на выхоле переключателей 1-4 соответствует состояние "Блок включей", сигнал низкого уровия (НУ) — "Блок выключей".

Предположим, что на выхоле перечлючателя 1 присутстиует сигнал НУ
(первый блок паняти выключен). Тогда
в соответствии с функцией К = СН элемента 10, распоноженного в первой
строке переого столбца, это делает
непозможной коммутацию первого блока
паняти, а в соответствии с функцией
L = П на втором выходе элемента 10
устанавливается сигнал НУ, который
поступает на второй вхсд элемента 11
коммутации второй строки первого
столбца. Предположим, что на выхоле
переключателя 2 установлен сигнал ВУ
(второй блок паняти включен), Тогда

нотс я) И втизнене отодоти впохив ки элененте комнутации) устанашливается сигнал ВУ, который поступил ка второй вхол четвертого элемента И, подготавлияна его к включению. Одновремение с этим в спответствии с функцией . F = BC на третьен выходе эленента 11 коммутации устанайливается сигнал НУ, - тоторыя пелает невозможным возбуждение второго блока любын выходом лешифратора 6, кроме первого. В соответствии с функцией F = BC на второн выходе эленента 11 конмутации устанавливается сигнал НУ, который велает невозножным возбужление первым выжолом дешифратора 6 любого блока, крома второго.

Предположим, что на выхоле переключателя 3 установлек сигнал НУ. Это по ни эминичими минжомсовым трапад ного эленента коммутации в третьей строке. Если на выходе переключателя 4 установлен сигнал ВУ, то это вызывлет включение элемента коммуталии четвертой строки второго столбца анапогично описанному. Процесс переключения элементов коммутации протекает асинхронно, причен коммутакия через включившиеся элементы коммутации вы--нэизис воложив и д спотяфилал солож тов 7-9 ИЛИ, подключенных и апресным схеням блоков ламяти, происходит сверху вниз и слева направо.

Таким образом, если на выколе какого-либо переключателя установлен НУ, то в этой строке матрицы на первых выходях всех элементов коммуташин устанавливаются сигналы НУ и, следовательно, сигнал НУ на выходе спотиетствующего элемента ИЛИ, что делает невозможным возбужление отключенного блока памяти при любом апресе ображения. Если на выходе какого-либо переключателя установлен сигнал ВУ, то это вызывает включение в этой строке того элемента коннутаини, который расположен в ближайшен к началу матрицы столбце, не содержашем эключившихся ранее эленентов конмутации, В каждой строке и каждом столоще натрины может быть включено не более одного элемента коммутации. После премени, необходимого на распространение сигналов по цепин натривы элементов 10 к 11, считается, что распределение памяти в соответстяни с положениями переключателей

1-4 произошло и блоки памяти доступны для обращения. Адрес обращения с входа 12 поступает в регистр 5 и передается на лешнорзтор 6. С ј-го выхола левифратора 6 сигнал ВУ (в соответствии с впресои ображения) поступает на первые вхолы всех эленентов компутании ј-го столоца. При втом на первом выхоле включившегося элемента хомнутации і-й строки (т.е. того элемента, у которого во премя севися распределения памяти на втором вхоле четвертого эленента И установился сигнал ВУ) устанавливается сигнал ВУ, который поступает на один из вхолов i-го элемента ИЛИ. С ныхода і-го эленента ИЛИ сигнал поступает в алресную скему і-го блока памятн, вызывая его возбуждение. Так, если в регистр 5 поступит первый алрес, то в соответствии с пронзопелшей контутацией через элемент или 7 булет возбужден второй блок паняти, если в регистр 5 лоступит вто- 25 9 МПИ тивнет свето от пред доп будет возбужлен четвертый блок памяти и так далее независимо от очередности прихода воресов обращения. Еслн і-й блок памяти булет отключен в процессе работы, то перераспределение паняти произойлет автоматически путем переключения элементов 10 и 11 матрицы,

Таким образом, алресу обращения ј всегда соответствует ј-й блок па-ияти из числа неотключеники и неза-иятых блоков памяти.

### Форнула изобретения

Устройство лля адресания блоков памяти, содержащее группу переключатолей, регистр адреса, девифратор

апреса, группу элементов КЛИ, причен информационный вход регистра адреса является адресным входом устройства, выхол регистра адреса соединен с входом дешифраторя апреся. енколы элементов ИЛИ группы являются выходами устройства, о т л и ч а юмееся тем, что, с целью упрошения устройства, в него ввелени две группы элементов коммутации, образуюине треугольную натрицу размерности п-п, причем элементы компутации первой друппы расположены по главной лизгонали матрицы, а элементы коммутаник второй группы расположены под главной диагональю натрицы и образуит треугольную попматрицу элементов коммутации второй группы, і-й выход 20 лешноратора адреса соединен с первыми входами элементов компутации первой и второй групп і-го столбиа треугольной матрины (i = 1, ..., n), выход ј-го переключателя группы соединен с вторым входом ј-го эленента ... коммутации (j = 1,...,n) первого столбив треугольной натрицы, первый йовдэл инпатуюнох атномога дохив группы первого столбца натрины является первым выхолом устройства, первые выходы элементов коммутации лервой и второй групи каждой строки катрицы, кроме первой, соединены с входами соответствующих эленентов 35 ИЛИ группы, второй выход каждого эпемента коммутации і-го столбца к-я строки натрицы (k = 1, ..., n-1) соединен с третъим вхолом элемента комнутации i-го столбца (k+1)-й строки натрицы, третий выход каждого на эленентов конмутации второй группы і-го столбца ј-й строки натрицы соелинен с вторым входом элемента кончутации (i → 1)-го столбца ј-й строки натрицы.

#### Annex 15

SU No 1388877, published April 15, 1988

## Specification of Invention to Certificate of Authorship 1388877 A1

[21] 4119339/24-24

[19] SU [11] 1388877 A1

[22] Filed: Sep. 16, 1976

[51] Int. Cl. G 06 F 12/00

[46] Apr. 15, 1988, Bulletin No 14

[71] Applicant: V.D. Kalmykov Radio-Engineering Institute,

[53] UDC 681.325 (088.8)

Taganrog city

[72] Inventors: N.G. Parkhomenko, V.Yu. Lozbenev and A.P.

Kuprovskij

## [54] A DEVICE FOR ADDRESSING MEMORY BLOCKS

[57] The invention telates to the computer engineering and may be used for addressing memory blocks in a memory system. An object of the invention is a simplification of the device and enhance in its operational reliability by removing the clocked components. The device for addressing memory blocks comprises switches 1 - 4, address register 5, address decoder 6, OR components 7 - 9, switching components 10, 11. In the device the j-th memory block, being a part of not off, and not used memory blocks, will always correspond to the j-th access address.